韬定律（τ Scaling Law）

1，韬定律（τ Scaling Law）是什么？

以时间常数τ为核心，从几何缩微转向时间缩微。

2026年5月25日，在国际电路与系统研讨会（ISCAS 2026）上，华为董事、半导体业务部总裁何庭波正式提出了“韬（τ）定律”。这是一套全新的半导体发展理论，旨在为后摩尔时代芯片性能的持续提升提供系统级解决方案。同日，何庭波在中国科学院科技论文预发布平台发表了题为《多层电子系统的时间缩微理论》（A Time Scaling Theory for Multi-Layer Electronic Systems）的学术论文，奠定了该定律的理论基础。

2，定义与范式转移：从空间缩微到时间缩微

“韬定律”的核心，是将衡量芯片进步的根本指标，从传统的几何缩微（不断缩小晶体管物理尺寸）转变为时间缩微（系统性压缩信号传播时延）。τ在物理学中代表时间常数，即系统对信号做出响应所需的基础耗时。τ值越小，意味着信号处理速度越快，芯片整体性能越高。该定律不再单纯依赖光刻精度的提升，而是倡导在从晶体管到系统的多层级上，协同优化以直接降低τ值本身。从几何缩微转向时间缩微。

3，核心方法论：四层级协同压缩τ值

为实现这一目标，韬定律构建了一个从微观到宏观的四层级优化体系：

1. 器件层：在晶体管和基础元件层面，精细优化互连电阻与寄生电容，从源头降低物理时延。

2. 电路层：引入核心的“逻辑折叠”技术，通过三维堆叠将传统平面电路进行空间重构，可缩短关键信号传输路径超过50%，直接降低走线延迟。

3. 芯片层：实施“软件-架构-芯片”全栈协同设计，针对实际工作负载进行调度优化，提升系统级并行效率。

4. 系统层：部署自研“灵衢总线”技术，重构计算系统间互联协议，实现统一内存编址与原生内存语义，大幅压缩多芯片、多系统间的通信开销。

4，实践成果与验证

韬定律并非理论空谈，其有效性已通过大规模工程实践得到验证。

1. 长期积累：在过去六年中，华为已基于该定律的早期思想，成功设计并量产了381款芯片，覆盖通信、计算、终端、车载等广阔领域。

2. 旗舰落地：首款完整应用逻辑折叠技术的“麒麟2026”芯片将于2026年秋季发布。在未依赖新一代光刻工艺的条件下，该芯片实现了晶体管密度提升53.5%、能效提升41%、最高频率提升12.7%。

3. AI算力：集成逻辑折叠技术的AI加速器“昇腾990”亦即将问世，并已规划了长远的技术演进路线。

5，未来应用与演进路线

华为为韬定律规划了清晰的技术演进路线，核心方向包括：

1. 逻辑折叠与3D集成深化：通过混合键合、硅通孔（TSV）等先进互连技术持续深化逻辑折叠，预计至2035年晶体管密度将突破400MTr/mm²。3D垂直堆叠将成为常态，实现内存、逻辑与供电的同步扩展。

2. 光互连突破：为突破铜互连的物理极限，自研的“Hi-ONE”近封装光引擎将提供芯片间超高带宽互连，成为未来系统级时间缩微的必然选择。

3. 长期性能目标：预计到2031年，基于韬定律的高端芯片晶体管密度将达到等效1.4nm制程水平，麒麟芯片CPU主频突破5.0GHz；到2035年，AI系统的硬件集成度将实现超过100倍的提升。

6，定位与影响

韬定律并非对摩尔定律的否定，而是对其的重要补充与丰富。两者将并行发展：摩尔定律继续追求物理空间上的尺寸微缩，而韬定律则在时间维度上开辟了性能增长的第二战场。这一转变打破了“唯制程论”的评估体系，为在成熟工艺上通过系统级创新实现性能追赶提供了新思路。同时，它也面临着设计复杂度攀升、封装成本控制以及全产业链生态构建等现实挑战，其能否从企业准则演化为行业共识，仍有待时间检验。